一、在数字电路中,是否是高频电路取决于信号的上升沿和下降沿,而不是信号的频率。

公式:F2 =1/(Tr×π),Tr为信号的上升/下降延时间。

F2 > 100MHz,就应该按照高频电路进行考虑,下列情况必须按高频规则进行设计

1.系统时钟频率超过50MHz

2.采用了上升/下降时间少于5ns的器件

3.数字/模拟混合电路

二、逻辑器件的上升/下降时间和布线长度限制上升/下降时间  Tr分量    F2=1/Fmax=10*距离(微带)线距离(微带线)πTr   F2   

74HC        13-15ns    24MHz    240 MHz  117cm   91cm 

74LS         9.5ns   34 MHz  340MHz   85.5cm  66.5cm 

74H           4-6ns   80 MHz  800MHz   35   28 

74S           3-4ns   106 MHz 1.1GHz   27   21 

74HCT       5-15ns 64 MHz  640MHz   45   34 

74ALS       2-10ns 160 MHz 1.6GHz  18   13 

74FCT       2-5ns  160 MHz 1.6GHz  18   13 

74F           1.5ns   212 MHz 2.1GHz   12.5  10.5 

ECL12K     1.5ns  212 MHz 2.1GHz   12.5  10.5 

ECL100K   0.75ns 424 MHz 4.2GHz   6   5