半超导体技能的退步推进了相控防区线正在整个事业的提高。早正在多少年前,军事使用中曾经开端涌现从机器转向地线到有源电子扫描地线(AESA)的改变,但直到最近,才正在卫星通讯和5G通讯中获得快捷停滞。中型AESA存正在多项劣势,囊括可以快捷转向、生成多种辐照形式、具有更高的牢靠性;然而,正在IC技能获得严重停顿事先,该署地线都无奈宽泛运用。立体方阵需求采纳高低集成、低功耗、高频率的设施,再不用户将该署组件装置正在地线阵列以后,同声将发烧维持正在可承受的程度。白文将扼要形容方阵芯片组的停滞如何推进立体相控防区线的完成,并采纳示例辅佐注释和注明。

简介

正在过来多少年里,咱们正在无比注重位置性的场所宽泛运用抛物线碟形地线来发射和吸收信号。内中许多零碎体现精彩,正在通过积年优化以后维持了绝对于较低的利润。但该署机器转向碟形地线具有一些缺欠。它们容积宏大,操作湍急,临时牢靠性较差,并且只能需要一种所需的辐照形式或者数据流。

相控防区线采纳电信号转向机制,存正在诸多长处,相似高低低,容积小、更好的临时牢靠性、快捷转向、多粒子束等。相控防区线设想的一度要害范围是地线部件的距离。大全体阵列都需求大概半个跨度的部件距离,因而正在更高频次下需求更简单的设想,由此推进IC正在更高频次下,完成更高水平的集成,越加保守的封装处理计划。

众人对于将相控防区线技能使用于各族使用畛域发生了浓重的兴味。然而,受只限眼前可用的IC,工事师无奈让相控防区线变化事实。近期开拓的IC芯片组顺利处理了这一成绩。半超导体技能正朝着保守的硅IC位置停滞,这让咱们能够将数目字掌握、存储器和RF结晶体管结合到同一度IC中。于是,氮化镓(GaN)明显进步了功率缩小器的功率密度,能够协助大幅减小占位面积。

方阵技能

外行业向容积和分量更小的中型阵列改变时期,IC起到了严重的推进作用。保守的通路板构造根本运用中型PCB板,其上的电子部件垂直馈入地线PCB的反面。正在过来的20产中,这种办法一直改良,以延续减小通路板的分寸,从而减小地线的深浅。下一代设想从这种板构造转向呆滞式办法,呆滞设想大大减小了地线的深浅,使它们能更简单地装入便携使用或者机载使用当中。要完成更小的分寸,需求每个IC剩余水平的集成,再不将它们装入地线反面。

正在立体阵列设想中,地线反面可用来IC的时间遭到地线部件距离的制约。举例来说,正在高达60°的扫描立场下,要预防涌现光栅波瓣,最大地线部件距离需求到达0.54 λ , 最大部件距离(英寸)和频次的联系。随着频次进步,部件之间的距离变得无比小,由此挤占了地线面前组件所需的时间。

PCB顶板的金黄贴片地线部件,右图显现了PCB底部的地线模仿前者。正在该署设想中,正在其余层上安排变价级和调配网络也是无比垂范的。很显然能够看出,采纳更多集成IC能够大幅升高正在所需时间外部署地线设想的难度。正在咱们将更多电子部件封装到更小分寸内,使得地线分寸减小以后,咱们需求采纳新的半超导体和封装技能,让处理计划变得可行。

半超导体技能和封装

显现了作为相控防区线建立模块的微波和毫米波(mmW) IC组件。正在粒子束成型全体,衰减器调动每个地线部件的功率电平,以缩小地线位置图中的栅瓣。移相器调动每个地线部件的相位以指导地线主粒子束,况且运用电门正在发射器和吸收器门路之间切换。正在前者IC全体,运用功率缩小器来发射信号,运用低噪音缩小器来吸收信号,最初,运用另一度电门正在发射器和吸收器之间停止切换。正在过来的配置中,每个IC都作为金鸡独立的封装机件需要。更保守的处理计划运用集成单芯片单通道砷化镓(GaAs) IC来完成这一性能。关于大全体阵列,正在粒子束成型器事先都配有无源RF结合器网络、吸收器/鼓励器和信号解决器,这小半图中未显现。

相控防区线技能近年来的提高离没有开半超导体技能停滞的推进。SiGe BiCMOS、非导体上硅(SOI)和体CMOS中的初级节点将数目字和RF通路兼并到一同。该署IC能够施行阵列中的数目字使命,以及掌握RF信号门路,以完成所需的相位和宽度调动。现在,咱们曾经能够完成多通道粒子束成型IC,该类IC可正在4通道配置中调动增值和相位,至多可支撑32个通道,可用来毫米波设想。正在一些低功耗示例中,基于硅的IC有能够为上述一切性能需要单芯片处理计划。正在高功率使用中,基于氮化镓的功率缩小器明显进步了功率密度,能够装置到相控防区线的单元构件中。该署缩小器保守上正常运用基于行波管(TWT)的技能或者基于绝对于低功耗的GaAs的IC。

正在机载使用中,咱们看到了呆滞架设日益风行的趋向,由于其同声存正在GaN技能的功率外加频率(PAE)劣势。GaN还使重型地面警报器可以从由TWT驱动的碟形地线转向由固态GaN IC驱动、基于方阵的地线技能。咱们眼前能运用单芯片GaN IC,这类IC能需要超越100 W的功率,PAE超越50%。将这种频率程度与警报器使用的低占空比相联合,能够完成表贴处理计划,以散除壳子基座中发生的热能。该署表贴式功率缩小器大大减小了地线阵列的分寸、分量和利润。正在GaN的纯功率威力以外,与旧有GaAs IC处理计划相比的额定益处是分寸减小了。举例来说,相比基于GaAs的缩小器,X波段上6 W至8 W的基于GaN的功率缩小器占位面积可缩小50%或者之上。正在将该署电子机件拆卸到相控防区线的单元构件中时,这种占位面积的减小有着明显的意思。

封装技能的停滞也大大升高了立体地线架设的利润。高牢靠性设想能够运用留学气密壳子,芯片和锚缆正在其外部互连。该署壳子正在极其条件下更结实,但容积大,且利润高亢。多芯片模块(MCM)将多个MMIC机件和无源机件集成到利润绝对于较低的表贴封装中。MCM依然答应混合运用半超导体技能,再不最大化每个机件的功能,同声大幅俭省时间。相似,前者IC中能够蕴含PA、LNA和T/R电门。封装基座中的热通孔或者液体铜废物被用来散热。为了俭省利润,许多生意、军事和飞行航安琪儿用都开端运用利润更低的表贴封装选项。

方阵粒子束成型IC

集成式模仿粒子束成型IC正常被称为中心芯片,旨正在为囊括警报器、卫星通讯和5G通讯正在内的宽泛使用需要支撑。该署芯片的次要性能是精确安装每个通道的绝对于增值和相位,以正在地线主粒子束所需的位置增多信号。该粒子束成型IC专为模仿方阵使用或者混合阵列架设而开拓,混合阵列架设将一些数目字粒子束成型技能与模仿粒子束成型技能联合兴起。

ADAR1000 X-/Ku波段粒子束成型IC是一款4通道机件,遮盖频段为8 GHz至16 GHz,采纳时候双工(TDD)形式,其发射器和吸收器集成正在一度IC当中。正在吸收形式下,输出信号经过四个吸收通道并结合正在通用RF_IO引脚中。正在发射形式下,RF_IO输出信号被合成并经过四个发射通道。性能框图如图4所示。

容易的4线式串行端口接口(SPI)能够掌握一切片外存放器。两个地点引脚可对于同一串行锚缆上的至多四个机件停止SPI掌握。公用发射和吸收引脚可同步同一阵列中的一切内核芯片,且单引脚可掌握发射和吸收形式之间的快捷切换。这款4通道IC采纳7 mm×7 mm QFN表贴封装,可紧张集成到呆滞阵苁蓉中。高低集成,再加上中型封装,能够处理通道单位较多的方阵架设中一些分寸、分量和功率应战。此机件正在发射形式下功耗仅为240 mW/通道,正在吸收形式下功耗仅为160 mW/通道。

发射和吸收通道间接可用,正在内部设想上能够与前者IC合作运用。图5显现了机件的增值和相位图。存正在全360°相位遮盖,能够完成小于2.8°的相位步长和优于30 dB的增值调动。ADAR1000集成片上存储器,可存储多达121个粒子束形态,内中一度形态蕴含整个IC的一切相位和增值安装。发射器需要大概19 dB的增值和15 dBm的饱满功率,内中吸收增值约为14 dB。另一度要害目标是增值安装内的相位变迁,正在20 dB范畴内约为3°。异样,正在整个360°相位遮盖范畴内,相位的增值变迁约为0.25 dB,缓解了校准难点。

ADAR1000需要所需的一切栅级偏偏置和掌握信号,使其与前者IC无缝联接。固然ADTR1107 LNA栅级电压自偏偏置,咱们也能够从ADAR1000掌握电压。ADTR1107功率缩小器的栅级电压也由ADAR1000需要。因为1个ADAR1000驱动4个ADTR1107,因为偏偏置功率缩小器电压需求4个金鸡独立的阴极栅级电压。每个电压都由一度8次数模转换器(DAC)安装。此电压可由ADAR1000 TR输出或者串行外设接口写入置位。置位ADAR1000 TR引脚会正在吸收和发射形式之间切换ADAR1000的极性。TR_SW_POS引脚能够驱动多达4个电门的栅级,且可用来掌握ADTR1107 SPDT电门。

ADTR1107 CPLR_OUT啮合器输入能够与4个ADAR1000 RF检波器输出(DET1至DET4)中的一度回连,以丈量发射输入功率。该署基于两极管的RF检波器的输出范畴为?20 dBm至+10 dBm。ADTR1107定向啮合器的啮合系数从6 GHz时的28 dB到18 GHz时的18 dB。

能够经过ADAR1000驱动的栅级电压完成ADTR1107脉冲,同声维持漏极恒定。相比经过漏极脉冲,这种办法更优化,由于这会用到高功率MOSFET电门和栅级驱动器机件与栅级电门,后者采纳低直流电。还应留意,正在发射形式下ADAR1000需要剩余功率会令ADTR1107饱满,正在地线短路时ADTR1107能够接受总反照功率。

正在发射和吸收形式下,ADTR1107和ADAR1000正在8 GHz至16 GHz频次范畴内的结合功能。正在发射形式下,它们需要约40 dB增值和26 dBm饱满功率,正在吸收形式下,则需要约2.9 dB噪音系数和25 dB增值。