高頻電路設計佈線技巧十項規則

如果數位邏輯電路的頻率達到或者超過 45MHZ~50MHZ ，而且工作在這個頻率之上的電路已經占到了整個電子系統一定的份量（比如說 1/3 ），通常

就稱為高頻電路。
高頻電路設計是一個非常複雜的設計過程，其佈線對整個設計至關重要！
【第一招】多層板佈線 高頻電路往往集成度較高，佈線密度大，採用多層板既是佈線所必須，也是降低干擾的有效手段。
在 PCB Layout 階段，合理的選擇一定層數的印製板尺寸，能充分利用中間層來設置遮罩， 更好地實現就近接地，並有效地降低寄生電感和縮短信

號的傳輸長度，同時還能大幅度地降低信號的交叉干擾等，所有這些方法都對高頻電路的可靠性有利。
有資料顯示，同種材料時，四層板要比雙面板的雜訊低 20dB 。
但是，同時也存在一個問題， PCB 半層數越高，製造工藝越複雜，單位成本也就越高，這就要求我們在進行 PCB Layout 時，除了選擇合適的層數

的 PCB 板，還需要進行合理的元器件佈局規劃，並採用正確的佈線規則來完成設計。
【第二招】高速電子器件管腳間的引線彎折越少越好高頻電路佈線的引線最好採用全直線，需要轉折，可用 45 度折線或者圓弧轉折，這種要求在低

頻電路中僅僅用於提高銅箔的固著強度， 而在高頻電路中，滿足這一要求卻可以減少高頻信號對外的發射和相互間的耦合。
【第三招】高頻電路器件管腳間的引線越短越好 信號的輻射強度是和信號線的走線長度成正比的， 高頻的信號引線越長，它就越容 易耦合到靠近

它的元器件上去，所以對於諸如信號的時鐘、晶振、 DDR 的資料、 LVDS 線、 USB 線、 HDMI 線等高頻信號線都是要求盡可能的走線越短越好。
【第四招】高頻電路器件管腳間的引線層間交替越少越好所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔（ Via ）越少越 好。據

側，一個過孔可帶來約 0.5pF 的分佈電容，減少過孔數能顯著提高速度和減少數 據出錯的可能性。
【第五招】注意信號線近距離平行走線引入的“串擾” 高頻電路佈線要注意信號線近距離平行走線所引入的“串擾” ，串擾是指沒有直接 連接的

信號線之間的耦合現象。
由於高頻信號沿著傳輸線是以電磁波的形式傳輸的，信 號線會起到天線的作用， 電磁場的能量會在傳輸線的周圍發射， 信號之間由於電磁場的 相

互耦合而產生的不期望的雜訊信號稱為串擾（ Crosstalk ）。
PCB 板層的參數、信號線 的間距、 驅動端和接收端的電氣特性以及信號線端接方式對串擾都有一定的影響。
所以 為了減少高頻信號的串擾，在佈線的時候要求盡可能的做到以下幾點： 在佈線空間允許的條件下， 在串擾較嚴重的兩條線之間插入一條地線

或地平面，可 以起到隔離的作用而減少串擾。
當信號線周圍的空間本身就存在時變的電磁場時， 若無 法避免平行分佈，可在平行信號線的反面佈置大面積“地”來大幅減少干擾。
在佈線空間許可的前提下，加大相鄰信號線間的間距，減小信號線的平行長度，時 鐘線儘量與關鍵信號線垂直而不要平行。如果同一層內的平行走

線幾乎無法避免， 在相 鄰兩個層，走線的方向務必卻為相互垂直。
在數位電路中，通常的時鐘信號都是邊沿變化快的信號，對外串擾大。所以在設計 中，時鐘線宜用地線包圍起來並多打地線孔來減少分佈電容，從

而減少串擾。對高頻信號時鐘儘量使用低電壓差分時鐘信號並包地方式，需要注意包地打孔的完整性。
閒置不用的輸入端不要懸空， 而是將其接地或接電源（電源在高頻信號回路中也是地），因為懸空的線有可能等效於發射天線，接地就能抑制發射

。實踐證明，用這種辦法消除串擾有時能立即見效。
【第六招】積體電路塊的電源引腳增加高頻退藕電容 每個積體電路塊的電源引腳就近增一個高頻退藕電容。 增加電源引腳的高頻退藕電容，可以有

效地抑制電源引腳上的高頻諧波形成干擾。
【第七招】高頻數位信號的地線和類比信號地線做隔離 類比地線、 數位地線等接往公共地線時要用高頻扼流磁珠連接或者直接隔離並選擇合適的地

方單點互聯。
高頻數位信號的地線的地電位一般是不一致的， 兩者直接常常存 在一定的電壓差， 而且，高頻數位信號的地線還常常帶有非常豐富的高頻信號的

諧波分量，當直接連接數位信號地線和類比信號地線時， 高頻信號的諧波就會通過地線耦合的方式對類比信號進行干擾。
所以通常情況下， 對高頻數位信號的地線和類比信號的地線是要做隔離的， 可以採用在合適位置單點互聯的方式，或者採用高頻扼流磁珠互聯的方

式。
【第八招】避免走線形成的環路 各類高頻信號走線儘量不要形成環路，若無法避免則應使環路面積儘量小。
【第九招】必須保證良好的信號阻抗匹配 信號在傳輸的過程中， 當阻抗不匹配的時候， 信號就會在傳輸通道中發生信號的反 射，反射會使合成信

號形成過沖，導致信號在邏輯門限附近波動。
消除反射的根本辦法是使傳輸信號的阻抗良好匹配， 由於負載阻抗與傳輸線的特性 阻抗相差越大反射也越大， 所以應盡可能使信號傳輸線的特性

阻抗與負載阻抗相等。
同 時還要注意 PCB 上的傳輸線不能出現突變或拐角，儘量保持傳輸線各點阻抗連續，否 則在傳輸線各段之間也將會出現反射。
這就要求在進行高速 PCB 佈線時，必須要遵守 以下佈線規則： USB 佈線規則。
要求 USB 信號差分走線，線寬 10mil ，線距 6mil ，地線和信號線距 6mil 。
HDMI 佈線規則。
要求 HDMI 信號差分走線， 線寬 10mil ，線距 6mil ，每兩組 HDMI 差分信號對的間距超過 20mil 。
LVDS 佈線規則。
要求 LVDS 信號差分走線，線寬 7mil ，線距 6mil ，目的是控制 HDMI 的差分信號對阻抗為 100+-15% 歐姆 DDR 佈線規則。
DDR1 走線要求信號儘量不走過孔，信號線等寬，線與線等距， 走線必須滿足 2W 原則，以減少信號間的串擾，對 DDR2 及以上的高速器件，還要求

高頻資料走線等長，以保證信號的阻抗匹配。
【第十招】保持信號傳輸的完整性 保持信號傳輸的完整性，防止由於地線分割引起的“地彈現象” 。
PCB 即印製電路板，是電子電路的承載體，同時，也是電路設計的最後一個環節。
現在的電子產品中，內部構造都要使用到 PCB。
PCB 如此重要，我們應該如何系統、 完善地學習 PCB 印製板設計？