特性阻抗與板材及制程關係

微帶線結構的特性阻抗Z0計算公式：Z0 = 87/r +1.41 ln5.98H / （0.8W+T）
其中：εr －介電常數 H－介質厚度 W－導線寬度 T－導線厚度
板材的 εr 越低，越容易提高PCB線路的Z0 值，而與高速 元件的輸出阻抗值匹配。
1、 特性阻抗Z0與板材的εr成反比
Z0 隨著介質厚度的增加而增大。因此，對Z0 嚴格的高頻 線路來說，對覆銅板基材的介質厚度的誤差，提出了嚴格的 要求。通常，介質厚

度變化不得超過10％。
2、 介質厚度對特性阻抗Z0的影響
隨著走線密度的增加，介質厚度的增加會引起電磁干擾 的增加。因此，高頻線路和高速數位線路的信號傳輸線，隨 著導體佈線密度的增加

，應減小介質厚度，以消除或降低電 磁干擾所帶來的雜信或串擾問題、或大力降低εr ，選用低εr 基材。
根據微帶線結構的特性阻抗Z0 計算公式：Z0 = 87/r +1.41 ln5.98H / （0.8W+T）
銅箔厚度（T）是影響Z0的一個重要因素，導線厚度越 大，其Z0越小。但其變化範圍相對較小。
3、 銅箔厚度對特性阻抗Z0的影響
越薄的銅箔厚度，可得到較高的Z0 值，但其厚度變化對 Z0 貢獻不大。
採用薄銅箔對Z0 的貢獻，還不如說是由於薄銅箔對製造 精細導線，來提高或控制Z0 而作出貢獻更為確切。
根據公式：
Z0 = 87/r +1.41 ln5.98H / （0.8W+T）
線寬W越小，Z0越大；減少導線寬度可提高特性阻抗。
線寬變化比線厚變化對Z0的影響明顯得多。
4、 導線寬度對特性阻抗Z0的影響
Z0 隨著線寬W變窄而迅速增加，因此，要控制Z0 ，必須嚴 格控制線寬。目前，大多數高頻線路和高速數位線路的信號傳輸線寬 W為0.10或

0.13mm。傳統上，線寬控制偏差為±20％。對非傳輸線的常規電 子產品的PCB導線（導線長 < 信號波長的1/7）可滿足要 求，但對有Z0 控

制的信號傳輸線，PCB導線寬度偏差±20％， 已不能滿足要求。因為，此時的Z0 誤差已超過±10%。
舉例如下：
某PCB微帶線寬度為100μm，線厚為20μm，介質厚度為100μm，假設成品 PCB銅厚度均勻不變，問線寬變化±20%，Z0 能否符合±10%以內

？
解：根據公式
Z0 = 87/r +1.41 ln5.98H / （0.8W+T）
代入：線寬W0 ＝ 100μm， W1 ＝ 80μm， W2 ＝ 120μm，線厚T＝20μm，介 質厚度H＝100μm，則：Z01 /Z02 =1.20
所以，Z0 剛好±10%，不能達到<±10%。
要達到特性阻抗Z0 <±10%，導線寬偏差必須進一步縮小， 必須遠小於±20%才行。
同理，要控制Z0 ≤5％，導線寬公差必須控制≤±10%。
因此，我們就不難理解，為什麼聚四氟乙烯PCB和某些 FR-4PCB，要求線寬±0.02mm，其原因就是要控制特性阻抗 Z0值。