設計規範！ pcb線路板的一些佈線規則，如下如示。
佈線與佈局 ， 一般情況下，將高頻的部分設在介面部分，以減少佈線長度。同時還要考慮到高/低頻部分地平面的分割問題， 常採用將二者的地分

割，再在介面處單點相接。
于導通孔密集的區域，要注意避免在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面 的完整性，並進而導致信號線在地層的

回路面積增大 ，
源層投影不重疊準則：兩層板以上（含）的PCB板，不同電源層在空間上要避免重疊，主要是為了減少不同 源之間的干擾，特別是一些電壓相差很大

的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可慮中間隔地層。
規則：為減少線間竄擾，應保證線間距足夠大，當線中心距不少於3倍線寬時，則可保持70%的電場不互相干擾， 要達到98%的電場不互相干擾，可使

用10W規則。
準則：以一個H(電源和地之間的介質厚度)為單位，若內縮20H則可以將70%的電場限制在接地邊沿內，縮 1000H則可以將98%的電場限制在內。
五準則：印製板層數選擇規則，即時鐘頻率到5MHZ或脈衝上升時間小於5ns，則PCB板須採用多層板，如採用層板，最好將印製板的一面做為一個完整

的地平面 ，
混合信號PCB分區準則：
1將PCB分區為獨立的類比部分和數位部分；
2將A/D轉換器跨分區放置；
3不要地進行分割，在電路板的類比部分和數位部分下面設統一地；
4在電路板的所有層中，數位信號只能在電路板數位部分佈線，類比信號只能在電路板的類比部分佈線；
5實現類比電源和數位電源分割；
6佈線不能跨越分電源面之間的間隙；
7必須跨越分割電源之間間隙的信號線要位於緊鄰大面積地的佈線層上；
8分析返回地電 實際流過的路徑和方式 ， 層板是較好的板級EMC防護設計措施，推薦優選。
號電路與電源電路各自獨立的接地線，最後在一點公共接地，二者不宜有公用的接地線。
號回流地線用獨立的低阻抗接地回路，不可用底盤或結構架件作回路。 中短波工作的設備與大地連接時，接地線<1/4λ；如無法達到要求，接地線

也不能為1/4λ的奇數倍。
佈線與佈局隔離準則：強弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離、數位類比隔離、輸入輸出離，分界標準為相差一個數量級。
隔離方法包括：空間遠離、地線隔開。 振要儘量靠近IC，且佈線要較粗。 振外殼接地 ， 類比和數位電路分別擁有自己的電源和地線通路，在可能

的情況下，應儘量加寬這兩部分電路的電源與地線 採用分開的電源層與接地層，以便減小電源與地線回路的阻抗，減小任何可能在電源與地線回路

中的干擾電。
獨工作的PCB的類比地和數位地可在系統接地點附近單點匯接，如電源電壓一致，類比和數位電路的源在電源入口單點匯接，如電源電壓不一致，在

兩電源較近處並一1~2nf的電容，給兩電源間的信號返回電提供通路。
果PCB是插在主機板上的，則主機板的類比和數位電路的電源和地也要分開，類比地和數位地在主機板的接處接地，電源在系統接地點附近單點匯接

，如電源電壓一致，類比和數位電路的電源在電源入口單點匯接，電源電壓不一致，在兩電源較近處並一1~2nf的電容，給兩電源間的信號返回電流

提供通路 ， 高速、中速和低速數位電路混用時，在印製板上要給它們分配不同的佈局區域。
低電平類比電路和數位邏輯電路要盡可能地分離。 層印製板設計時電源平面應靠近接地平面，並且安排在接地平面之下。 層印製板設計時佈線層應

安排與整塊金屬平面相鄰。
層印製板設計時把數位電路和類比電路分開，有條件時將數位電路和類比電路安排在不同層內。如果一要安排在同層，可採用開溝、加接地線條、分

隔等方法補救。類比的和數位的地、電源都要分開，不能混用。
鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨安排、遠離敏感電路。 意長線傳輸過程中的波形畸變。
小干擾源和敏感電路的環路面積，最好的辦法是使用雙絞線和遮罩線，讓信號線與接地線（或載流回路）絞在一起，以便使信號與接地線（或載流回

路）之間的距離最近。
大線間的距離，使得干擾源與受感應的線路之間的互感盡可能地小。 有可能，使得干擾源的線路與受感應的線路呈直角（或接近直角）佈線，這樣

可大大降低兩線路間的耦。 大線路間的距離是減小電容耦合的最好辦法。
正式佈線之前，首要的一點是將線路分類。主要的分類方法是按功率電平來進行，以每30dB功率電平成若干組。 同分類的導線應分別捆紮，分開敷

設。對相鄰類的導線，在採取遮罩或扭絞等措施後也可歸在一起。
分敷設的線束間的最小距離是50~75mm。 阻佈局時，放大器、上下拉和穩壓整流電路的增益控制電阻、偏置電阻（上下拉）要盡可能靠近放大器、源

器件及其電源和地以減輕其去耦效應（改善瞬態回應時間）。
路電容靠近電源輸入處放置 ， 耦電容置於電源輸入處。盡可能靠近每個IC。
基本特性
阻抗：由銅和橫切面面積的品質決定。
具體為：1盎司0.49毫歐/單位面積
容：C=EoErA/h，
Eo：自由空間介電常數，
Er：PCB基體介電常數，
A：電流到達的範圍，h：走線間距 感：平均分佈在佈線中，約為1nH/m 司銅線來講，在0.25mm(10mil)厚的FR4碾壓下，位於地線層上方的）0.5mm寬

，20mm長的線能產生9.8歐的阻抗，20nH的電感及與地之間1.66pF的耦合電容。
佈線基本方針：增大走線間距以減少電容耦合的串擾；平行佈設電源線和地線以使PCB電容達到最；將敏感高頻線路佈設在遠離高雜訊電源線的位置

；加寬電源線和地線以減少電源線和地線的阻抗。
割：採用物理上的分割來減少不同類型信號線之間的耦合，尤其是電源與地線。
部去耦：對於局部電源和IC進行去耦，在電源輸入口與PCB之間用大容量旁路電容進行低頻脈動濾波滿足突發功率要求，在每個IC的電源與地之間採

用去耦電容，這些去耦電容要盡可能接近引腳。
線分離：將PCB同一層內相鄰線路之間的串擾和雜訊耦合最小化。採用3W規範處理關鍵信號通路。
護與分流線路：對關鍵信號採用兩面地線保護的措施，並保證保護線路兩端都要接地。
層PCB：地線至少保持1.5mm寬，跳線和地線寬度的改變應保持最低。
層PCB：優先使用地格柵/點陣佈線，寬度保持1.5mm以上。或者把地放在一邊，信號電源放在另一。
護環：用地線圍成一個環形，將保護邏輯圍起來進行隔離。
電容：多層板上由於電源面和地面絕緣薄層產生了PCB電容。
其優點是據有非常高的頻率回應和均的分佈在整個面或整條線上的低串連電感。等效於一個均勻分佈在整板上的去耦電容。
速電路和低速電路：高速電路要使其接近接地面，低速電路要使其接近於電源面。
的銅填充：銅填充必須確保接地。 鄰層的走線方向成正交結構，避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當由於板

結限制（如某些背板）難以避免出現該情況，特別是信號速率較高時，應考慮用地平面隔離各佈線層，用地信號線隔各信號線。
不允許出現一端浮空的佈線，為避免“天線效應。
阻抗匹配檢查規則：同一網格的佈線寬度應保持一致，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度 高時會產生反射，在設計中應避免

這種情況。
在某些條件下，可能無法避免線寬的變化，應該儘量減少中間不一致 分的有效長度。 防止信號線在不同層間形成自環，自環將引起輻射干擾 ．
短線規則：佈線儘量短，特別是重要信號線，如時鐘線，務必將其振盪器放在離器件很近的地方
倒角規則：PCB設計中應避免產生銳角和直角，產生不必要的輻射，同時工藝性能也不好，所有線與線的夾角應 於135度 濾波電容焊盤到連接盤的線

線應採用0.3mm的粗線連接，互連長度應≤1.27mm。
輻射型信號排列：避免用於高速和敏感線路，保持信號路徑寬度不變，經過電源面和地面的過孔不要太密集
地線環路面積：保持信號路徑和它的地返回線緊靠在一起將有助於最小化地環. 一般將時鐘電路佈置在PCB板接受中心位置或一個接地良好的位置，

使時鐘儘量靠近微處理器，並保持引線盡 能短，同時將石英晶體振盪只有外殼接地. 為進一步增強時鐘電路的可靠性，可用地線找時鐘區圈起隔離

起來，在晶體振盪器下面加大接地的面積，
避免布 他信號線. 件佈局的原則是將類比電路部分與數位電路部分分工、將高速電路和低速電路分工，將大功率電路與小信號電 分工，將雜訊元件

與非雜訊元件分工，同時儘量縮短元件之間的引線，使相互間的干擾耦合達到最小。 電路板按功能進行分區，各分區電路地線相互並聯，一點接地

。
當電路板上有多個電路單元時，應使各單元有 立的地線回各，各單元集中一點與公共地相連,單面板和雙面板用單點接電源和單點接地。 重要的信

號線儘量短和粗,並在兩側加上保護地，信號需要引出時通過排線引出，並使用“地線—信號—地線” 間隔的形式. 介面電路及功率驅動電路儘量靠

近印刷板邊緣。
除時鐘電路此，對雜訊敏感的器件及電路下面也儘量避免走線. 當印刷電路板期有PCI、ISA等高速資料介面時，需注意在電路板上按信號頻率漸進佈

局，即從插槽介面部位開始次布高頻電路、中等頻率電路和低頻電路 ，使易產生干擾的電路遠離該資料介面。
強信號與弱信號的地線要單獨安排，分別與地網只有一點相連. 一般設備中至少要有三個分開的地線：一條是低電平電路地線（稱為信號地線），一

條是繼電器、電動機和高電 電路地線（稱為干擾地線或雜訊地線）；另一條是設備使用交流電源時，則電源的安全地線應和機殼地線相連，機 與插

箱之間絕緣，但兩者在一點相同，最後將所有的地線彙集一點接地。斷電器電路在最大電流點單點接地。
時，一點接地；f>10MHz時，多點接地；1MHz<f<10MHz時，若地線長度<1/20λ，則一點接地，否則多 接地 避免地環路準則：電源線應靠近地線平行

佈線。
散熱器要與單板內電源地或遮罩地或保護地連接（優先連接遮罩地或保護地），以降低輻射干擾 數位地與類比地分開，地線加寬. 對高速、中速和

低速混用時，注意不同的佈局區域。 專用零伏線，電源線的走線寬度≥1mm。
電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分佈，以便使分佈線電流達到均衡。
盡可能有使干擾源線路與受感應線路呈直角佈線。 按功率分類，不同分類的導線應分別捆紮，分開敷設的線束間距離應為50～75mm。 在要求高的場

合要為內導體提供360°的完整包裹，並用同軸接頭來保證電場遮罩的完整性。
多層板：電源層和地層要相鄰。高速信號應臨近接地面，非關鍵信號則布放為靠近電源面
電源：當電路需要多個電源供給時，用接地分離每個電源。
過孔：高速信號時，過孔產生1-4nH的電感和0.3-0.8pF的電容。因此，高速通道的過孔要盡可能最小。確保 速平行線的過孔數一致。
短截線：避免在高頻和敏感的信號線路使用短截線。
星形信號排列：避免用於高速和敏感信號線路。
信號在印刷線路上的引線越短越好，最長不宜超過25cm，而且過孔數目也應儘量少。 在信號線需要轉折時，使用45度或圓弧折線佈線，避免使用90

度折線，以減小高頻信號的反射。 佈線時避免90度折線，減少高頻雜訊發射。
注意晶振佈線。晶振與單片機引腳儘量靠近，用地線把時鐘區隔離 起來，晶振外殼接地並固定。 電路板合理分區，如強、弱信號，數位、類比信號

。
盡可能把干擾源（如電機，繼電器）與敏感元件（如單片機） 離用地線把數位區與類比區隔離，數位地與類比地要分離，最後在一 點接於電源地。
A/D、D/A晶片佈線也以此 原則，廠家分配A/D、D/A晶片 引腳排列時已考慮此要求。 單片機和大功率器件的地線要單獨接地，以減小相互干擾。
大功率器件盡可能放在電路板邊緣。 佈線時儘量減少回路環的面積，以降低感應雜訊。
佈線時，電源線和地線要儘量粗。除減小壓降外，更重要的是降低耦合雜訊. 器件儘量直接焊在電路板上，少用IC座。
考點一般應設置在左邊和底邊的邊框線的交點(或延長線的交點)上或印製板的外掛程式上的第一個焊盤。
局推薦使用25mil網格。總的連線盡可能的短，關鍵信號線最短。 類型的元件應該在X或Y方向上一致。同一類型的有極性分立元件也要力爭在X或Y方

向上一致，以便於生產和 試。
元件的放置要便於調試和維修，大元件邊上不能放置小元件，需要調試的元件周圍應有足夠的空間。
發熱元件應 足夠的空間以利於散熱。熱敏元件應遠離發熱元件。 列直插元件相互的距離要>2mm。BGA與相臨器件距離>5mm。阻容等貼片小元件相互

距離>0.7mm。
貼片元件 盤外側與相臨插裝元件焊盤外側要>2mm。壓接元件周圍5mm內不可以放置插裝元器件。
焊接面周圍5mm內不 以放置貼裝元件成電路的去耦電容應儘量靠近晶片的電源腳，高頻最靠近為原則。
使之與電源和地之間形成回路最短。 路電容應均勻分佈在積體電路周圍。 件佈局時，使用同一種電源的元件應考慮儘量放在一起，以便於將來的電

源分割。
於阻抗匹配目的的阻容器件的放置，應根據其屬性合理佈局。 配電容電阻的佈局 要分清楚其用法，對於多負載的終端匹配一定要放在信號的最遠端

進行匹配。
配電阻佈局時候要靠近該信號的驅動端，距離一般不超過500mil。 整字元，所有字元不可以上盤，要保證裝配以後還可以清晰看到字元資訊，所有

字元在X或Y方向上應一致。字 、絲印大小要統一。
鍵信號線優先：電源、類比小信號、高速信號、時鐘信號和同步信號等關鍵信號優先佈線。 路最小規則：即信號線與其回路構成的環面積要盡可能

小，環面積要盡可能小，環面積越小，對外的輻射越少，接 外界的干擾也越小。
在雙層板設計中，在為電源留下足夠空間的情況下，應該將留下的部分用參考地填充，且增加 些必要的過孔，將雙面信號有效連接起來，對一些關

鍵信號儘量採用地線隔離，對一些頻率較高的設計，需特別考 其他平面信號回路問題，建議採用多層板為宜。
地引線最短準則：儘量縮短並加粗接地引線（尤其高頻電路）。
對於在不同電平上工作的電路，不可用長的公共接 線。 部電路如果要與金屬外殼相連時，要用單點接地，防止放電電流流過內部電路。
電磁干擾敏感的部件需加遮罩，使之與能產生電磁干擾的部件或線路相隔離。如果這種線路必須從部件旁經過時， 使用它們成90°交角。
線層應安排與整塊金屬平面相鄰。這樣的安排是為了產生通量對消作用。 接地點之間構成許多回路，這些回路的直徑（或接地點間距）應小於最高

頻率波長的1/20。
面或雙面板的電源線和地線應盡可能靠近，最好的方法是電源線布在印製板的一面，而地線布在印製板的另一面， 下重合，這會使電源的阻抗為最

低。
號走線（特別是高頻信號）要儘量短 導體之間的距離要符合電氣安全設計規範的規定，電壓差不得超過它們之間空氣和絕緣介質的擊穿電壓，否則

會產 電弧。
在0.7ns到10ns的時間裡，電弧電流會達到幾十A，有時甚至會超過100安培。電弧將一直維持直到兩個 體接觸短路或者電流低到不能維持電弧為止。

可能產生尖峰電弧的實例有手或金屬物體，設計時注意識別。
靠雙面板的位置處增加一個地平面，在最短間距處將該地平面連接到電路上的接地點。 保每個電纜進入點離主機殼地的距離在40mm(1.6英寸)以內。

連接器外殼和金屬開關外殼都連接到主機殼地上。
薄膜鍵盤周圍放置寬的導電保護環，將環的週邊連接到金屬主機殼上，或至少在四個拐角處連接到金屬主機殼上。不要 該保護環與PCB地連接在一起

。
用多層PCB：相對於雙面PCB而言，地平面和電源平面以及排列緊密的信號線-地線間距能夠減小共模阻抗(com 和感性耦合，使之達到雙面PCB的1/10

到1/100。儘量地將每一個信號層都緊靠一個電源層或地 層。
於頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB，可使用內層線。
大多數的信號線以 電源和地平面都在內層上，因而類似於具備遮罩功能的法拉第盒。 可能將所有連接器都放在電路板一側。 引向主機殼外的連接

器(容易直接被ESD擊中)下方的所有PCB層上，放置寬的主機殼地或者多邊形填充地，並每隔大 13mm的距離用過孔將它們連接在一起。
裝配時，不要在頂層或者底層的安裝孔焊盤上塗覆任何焊料。使用具有內嵌墊圈的螺釘來實現PCB與金屬主機殼/ 蔽層或接地面上支架的緊密接觸。

每一層的主機殼地和電路地之間，要設置相同的“隔離區”；如果可能，保持間隔距離為0.64mm(0.025英寸)。
路周圍設置一個環形地防範ESD干擾：
1在電路板整個四周放上環形地通路；
2所有層的環形地寬度>2.5mm (0.1 寸)；
3每隔13mm(0.5英寸)用過孔將環形地連接起來；
4將環形地與多層電路的公共地連接到一起；
5對安裝在 屬主機殼或者遮罩裝置裡的雙面板來說，應該將環形地與電路公共地連接起來；
6不遮罩的雙面電路則將環形地連接 主機殼地，環形地上不塗阻焊劑，以便該環形地可以充當ESD的放電棒，在環形地(所有層)上的某個位置處至少

放置 個0.5mm寬(0.020英寸)的間隙，避免形成大的地環路；
7如果電路板不會放入金屬主機殼或者遮罩裝置中，在電路 的頂層和底層主機殼地線上不能塗阻焊劑，這樣它們可以作為ESD電弧的放電棒。
電路：
引腳：空置的I/O引腳要連接高阻抗以便減少供電電流。且避免浮動。
引腳：在IRQ引腳要有預防靜電釋放的措施。比如採用雙向二極體、Transorbs或金屬氧化變阻器等。
位引腳：復位引腳要有時間延時。以免上電初期MCU即被復位。
蕩器：在滿足要求情況下，MCU使用的時鐘振盪頻率越低越好。 時鐘電路、校準電路和去耦電路接近MCU放置 能被ESD直接擊中的區域，每一個信號

線附近都要布一條地線。
受ESD影響的電路，放在PCB中間的區域，減少被觸摸的可能性。 號線的長度大於300mm(12英寸)時，一定要平行布一條地線。
裝孔的連接準則：可以與電路公共地連接，或者與之隔離。
1金屬支架必須和金屬遮罩裝置或者主機殼一起使用時， 採用一個0Ω電阻實現連接。
2.確定安裝孔大小來實現金屬或者塑膠支架的可靠安裝，在安裝孔頂層和底層上要采 大焊盤，底層焊盤上不能採用阻焊劑，並確保底層焊盤不採用

波峰焊工藝焊接。 保護的信號線和不受保護的信號線禁止並行排列。
位元、中斷和控制信號線的佈線準則：
1採用高頻濾波；
2遠離輸入和輸出電路；
3遠離電路板邊緣。 箱內的電路板不安裝在開口位置或者內部接縫處。 靜電最敏感的電路板放在最中間，人工不易接觸到的部位；將對靜電敏感的

器件放在電路板最中間，人工不易接觸 的部位。
塊金屬塊之間的邦定（binding）
準則：
1固體邦定帶優於編織邦定帶；
2邦定處不潮濕不積水；
3使用多個導體將 箱內所有電路板的地平面或地網格連接在一起；
4確保邦定點和墊圈的寬度大於5mm。
號濾波腿耦：對每個類比放大器電源，必需在最接近電路的連接處到放大器之間加去耦電容器。
對數位積體電路， 組加去耦電容器。在馬達與發電機的電刷上安裝電容器旁路，在每個繞組支路上串聯R-C濾波器，在電源入口處 低通濾波等措施

抑制干擾。
安裝濾波器應儘量靠近被濾波的設備，用短的，加遮罩的引線作耦合媒介。
所有濾波器 須加遮罩，輸入引線與輸出引線之間應隔離。 功能單板對電源的電壓波動範圍、紋波、雜訊、負載調整率等方面的要求予以明確，二次

電源經傳輸到達功能單板 要滿足上述要求。
具有輻射源特徵的電路裝在金屬遮罩內，使其瞬變干擾最小。 電纜入口處增加保護器件 個IC的電源管腳要加旁路電容（一般為104）和平滑電容

(10uF~100uF)到地，大面積IC每個角的電源管腳也要 旁路電容和平滑電容。
聯碩電路專注HDI板、阻抗、盲埋孔、高TG板、厚銅板、多層板加工製作，深圳多層板PCB生產廠家，13年多層 板生產經驗，提供樣品/大小批量加工

，品質保證！交期穩定！
波器選型的阻抗失配準則：對低阻抗噪音源，濾波器需為高阻抗（大的串聯電感）；
對高阻抗噪音源，濾波器就需 低阻抗（大的並聯電容） 容器外殼、輔助引出端子與正、負極以及電路板間必須完全隔離。
波連接器必須良好接地，金屬殼濾波器採用面接地 波連接器的所有針都要濾波 字電路的電磁相容設計中要考慮的是數位脈衝的上升沿和下降沿所決

定的頻帶寬而不是數位脈衝的重複頻率。
方形 字信號的印製板設計頻寬定為1／πtr，通常要考慮這個頻寬的十倍頻 R－S觸發器作設備控制按鈕與設備電子線路之間配合的緩衝。
低敏感線路的輸入阻抗有效減少引入干擾的可能性。 濾波器 在低輸出阻抗電源和高阻抗數位電路之間，需要LC濾波器，以保證回路的阻抗匹配。
壓校準電路：在輸入輸出端，要加上去耦電容（比如0.1μF），旁路電容選值遵循10μF/A的標準。
號端接：高頻電路源與目的之間的阻抗匹配非常重要，錯誤的匹配會帶來信號回饋和阻尼振盪。過量地射頻能量則 導致EMI問題。
此時，需要考慮採用信號端接。
號端接有以下幾種：串聯/源端接、並聯端接、 端接、Thevenin端接、二極體端接。
於10個輸出的小規模積體電路，工作頻率≤50MHZ時，至少配接一個0.1uf的濾波電容。
工作頻率≥50MHZ時， 個電源引腳配接一個0.1uf的濾波電容。
於中大型積體電路，每個電源引腳配接一個0.1uf的濾波電容。
對電源引腳冗餘量較大的電路也可按輸出引腳的 數計算配接電容的個數，每5個輸出配接一個0.1uf濾波電容。
無有源器件的區域，每6cm2至少配接一個0.1uf的濾波電容。 於超高頻電路，每個電源引腳配接一個1000pf的濾波電容。
對電源引腳冗餘量較大的電路也可按輸出引腳的個數 算配接電容的個數，每5個輸出配接一個1000pf的濾波電容。
頻電容應盡可能靠近IC電路的電源引腳處。 5只高頻濾波電容至少配接一隻一個0.1uf濾波電容。
5只10uf至少配接兩隻47uf低頻的濾波電容。 100cm2範圍內，至少配接1只220uf或470uf低頻濾波電容。
個模組電源出口周圍應至少配置2只220uf或470uf電容，如空間允許，應適當增加電容的配置數量。
沖與變壓器隔離準則：脈衝網路和變壓器須隔離，變壓器只能與去耦脈衝網路連接，且連接線最短。
開關和閉合器的開閉過程中，為防止電弧干擾，可以接入簡單的RC網路、電感性網路，並在這些電路中加入一高 、整流器或負載電阻之類，如果還

不行，就將輸入和載出引線進行遮罩。
此外，還可以在這些電路中接入穿心電容 耦、濾波電容須按照高頻等效電路圖來分析其作用。
功能單板電源引進處要採用合適的濾波電路，盡可能同時濾除差模雜訊和共模雜訊，雜訊泄放地與工作地特別是信 地要分開，可考慮使用保護地；

積體電路的電源輸入端要佈置去耦電容，以提高抗干擾能力。
確各單板最高工作頻率，對工作頻率在160MHz（或200 MHz）以上的器件或部件採取必要的遮罩措施，以降低 輻射干擾水準和提高抗輻射干擾的能力

。

• < 前一個
• 下一個 >