开关电源汇流排   联硕电路提供多层线路板生产

在lC的电源引脚周围合理性地按置适度容量的电容器，可使lC輸出工作电压的跳变到来迅速。

殊不知，问題并不是罪无可恕。因为电容呈有限频率响应的性能，这促使电容没法在全频带上转化成整洁地驱动器lC输出所须要的谐波功率。

此外，电源汇流排上形成的瞬态电压在去耦路径的电感两边会行成电压降，这些瞬态电压也是主要的共模EMI干扰源。我们应当怎么处理这些难题？

就我们线路板上的lC而言，lC周围的电源层还可以看成是优良的高频电容器，它还可以收集为整洁输出保证高频率能量的分立电容器所泄漏的那部分能量。

此外，优良的电源层的电感要小，进而电感所合成的瞬态信号也小，以致减低共模EMI。

当然，电源层到lC电源引脚的联线必须尽可能短，因为数位信号的上升沿变快，最好是直接连到lC电源引脚所在的焊盘上，这要另外讨论。

为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层务必是一个设计相当好的电源层的配对。有人可能会问，好到什么程度才算好？

问题的答案取决开关电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。

通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小电容越大。

上升时间为100到300ps的元器件并不多，但是按照目前IC的发展速度，上升时间在100到300ps范围的元器件将占有很高的比例。

对于100到300ps上升时间的电路板，3mil层间距对大部分应用将不再适用。那时，必须采用层间距小于1mil的分层技术，并用介电常数很高的材料代替FR4介电材料。

现在，陶瓷和加陶塑料可以满足100到300ps上升时间控制电路的设计要求。

尽管未来可能会采用新型材料和新方法，但对于今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，一般来说足够解决高端谐波并使瞬态数据信号足够低，我觉得，共模EMI还可以降得很低。本文给出的pcb线路板层次堆叠设计案例将假设层间隔为3到6mil。

电磁屏蔽 从信号走线来看，好的分层策略应该是把全部的信号布线放到一层或若干层，这些层紧挨着电源层或接地层。

对于电源，好的表层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层＂策略。

PCB堆叠 哪样的堆叠策略有利于屏蔽和抑制EMI？下列分块层叠方案假设电源电流在单一层层上流动性，单电压或多电压遍布在同一层的不一样部份。多电源层的情形稍后讨论。

4层板 4多层板设计存有若干个潜在问题。首要，传统的厚度为62mil的四层板，即便信号层在表层，电源和接地层在内层，电源层与接地层的间隔仍然过大。

如果成本要求是第一位的，还可以考虑下述俩种传统化4多层板的替代方案。这2个方案都能改善EMI控制的性能，但只适用于板上元器件密度足够低和元件周边有足够面积(放置所要求的电源覆铜层)的场合。

第一种为优先选择方案，pcb线路板的表层均为地层，正中间双层均为信号/电源层。

信号层上的电源用宽线布线，这可让电源电流的路径特性阻抗低，且信号微带相对路径的阻抗也低。

从EMI控制的角度看，也是现有的最佳4层pcb线路板结构。第二种方案的内层走电源和地，中间双层走信号。该计划方案相对传统4多层板来说，改善要小一些，层间阻抗和传统的4多层板相同较差。

假如要控制布线阻抗，上述层叠方案也要十分小心地将布线摆放在电源和接地铺铜岛的下面。另一个，电源或地层上的铺铜岛两者之间应尽量避免地互连连在一起，以确保DC和低频的连接性。

• < 上页
• 下页 >