PCB 板内阻抗测试需求与技术

文章介绍了当前 PCB 板内阻抗测试需求的原因和趋势， 同时对其测试技 术进行讲解和普及，可提高 PCB 企业了解板内阻抗测试技术和发展趋势，为解 决阻抗板在生产与测试中存在的问题做理论和技术支持。

 板内阻抗；差分阻抗； 阻抗测试 1 前沿 PCB 板内阻抗指成品板内迹线的真实阻抗，与传统的阻抗条 (coupon）不是一 个概念。

由于板内阻抗线与 coupon 阻抗线存在走线间距、走线宽度、走线所处 环境、走线所处位置以及设计误差等都会导致板内真实阻抗与 coupon 阻抗存在 差异。

然而随着当前线路板朝高密度、高多层、小体积的方向发展，客户对阻抗 控制要求越来越严格，控制精度要求也越来越高。

这种板内阻抗与 coupon 阻抗 存在的偏差可能会使高端客户难以接受， 因此越来越多的客户要求 PCB厂家提供 真实的板内阻抗，而不是传统的 Coupon。

 

图 1 板内阻抗与 Coupon示意图 2 板内阻抗与 Coupon存在的差异与问题

2.1 板内阻抗线与 Coupon走线物理上的差别

图 2 板内阻抗与 Coupon

从图 2 举例 PCB板我们可以看到 Coupon与真实板内阻抗线之间的差别：

（1）虽然走线间距、走线宽度是一致的，但是 Coupon测试点的间距固定为 2.54mm(为满足测试探针间距 ) ，而板内真实走线的末端 ( 即金手指 ) 间距是可变 的，随着 QFP、PLCC、BGA封装的出现， 一些芯片的引脚间距都远小于 2.54mm(即 Coupon测试点的间距 ) 间距。

（2）Coupon走线是理想的直线，而板内真实走线往往是弯曲的、多样的。 PCB设计人员和生产人员很容易将 Coupon的走线理想化，但是 PCB板上的真实 走线则会因为各种各样的因素导致走线不规则化。

(3) Coupon和板内真实走线在整个 PCB板上的位置不同。Coupon都位于 PCB 板中间或边沿， 在 PCB板出厂时往往会被生产商去掉。 而板内真实走线的位置则 是多样的，有的在靠近板子的边沿，有的位于板子的中央等。

（4）板内阻抗走线周围一般分布着过孔、焊盘、屏蔽层等，而 Coupon走线 周围环境都比较单一。 由此可见，板内阻抗线与 Coupon走线存在着差异，其差异也带来了阻抗测 试值的差异。

2.2 阻抗测试值的影响

(1) Coupon 测试点间距 Coupon走线的间距不同，会导致测试点与走线之 间带来阻抗不连续。 而 PCB板内的真实差分走线末端 ( 即芯片的引脚 ) 间距往往是 与走线间距相等或者非常相近的。由此会带来阻抗测试结果的不同。

(2) 弯曲的走线与理想的走线所反映出来的阻抗变化是不一致的。在走线 弯曲转折的地方特征阻抗往往是不连续的，而 Coupon的理想化走线则不能反映 由于走线弯曲所带来的阻抗不连续现象。

(3) Coupon与真实的走线在 PCB板上的位置不同。目前的 PCB板都采用多 层走线的设计， 在生产时需要经过压制。

当 PCB板压制时， 板子不同的位置所受 到的压力不可能做到一致，不同位置的介质层厚度有差异 , 这样制成的 PCB板在 不同的位置上介电常数往往不相同，特征阻抗也当然不同。

(4) 板内阻抗受其周围的过孔、焊盘、屏蔽层等影响反映出来的阻抗是不 连续的，而 Coupon因走线环境单一，不能反映阻抗真实变化情况。 可见 Coupon反映的阻抗值是不能完全反映 PCB板内真实走线的真实特征阻抗的。

2.3 测试对比

2.3.1 测试环境

A.测试环境温度： 23℃

B.湿度： 55%RH

C.测试板图片：

图 3 测试样板

2.3.2 测试波形对比

板内测试波形

2.3.3 测试数据对比 序号 项目 Coupon 板内

1      测试值       119.19 114.6

2                      119.17 115.31

3                      119.30 115.24 

4                      119.27 114.71

5                      119.26 114.41

6      平均值      119.238 114.854

7     偏差 4.384

表 1 Coupon与板内阻抗测试数值对比

从图 4、图 5 以及表 1 数据来看，板内阻抗与 Copon阻抗波形虽然差异不大， 但测试数值却存在偏差，偏差数值的大小与测试板的不同而不同。

3 板内阻抗测试需求与阻碍

3.1 板内阻抗测试需求

3.1.1 随着当前线路板朝高密度、高多层、小体积的方向发展，客户对阻抗 控制要求越来越严格， 控制精度要求也越来越高， 例如精度要求小于± 5%。

板内 阻抗与 Coupon阻抗存在的偏差可能会超出控制精度要求，而且控制精度要求越 高，采用 Coupon评估阻抗的风险就越大。

3.1.2 无论是 PCB板的生产商还是高速电路设计者、制造者都希望能对 PCB 板内的真实高速差分走线直接进行 TDR测试，获得最准确的特征阻抗信息。

3.2 板内阻抗测试的阻碍 阻碍板内阻抗测试的主要原因有以下两个：

（1）难以找到差分 TDR探头的接地点，高速 PCB设计人员不会在设计高速 差分走线时在走线的末端 ( 即芯片引脚 ) 附近放置固定间距的接地点。

（2）差分走线的末端 ( 即芯片的引脚或金手指或焊盘 ) 间距是多变的，必需 要一个间距可调的差分探头来实现探测。

4. 板内阻抗测试技术

4.1 TDR 的基本原理 阶跃脉冲发生器发出一个快上升沿的阶跃脉冲。同时接收模块采集反射信 号的时域波形。

如果被测件的阻抗是连续的， 则信号没有反射， 如果有阻抗的变 化，就会有信号反射回来。

根据反射回波的时间可以判断阻抗不连续点距接收端 的距离， 根据反射回来的幅度可以判断相应点的阻抗变化。

 

图3 TDR 原理示意图

4.2 常用阻抗模型

对于比较常见的差分阻抗来说，测试中只需要 2 个幅度相同、方向相反的阶 跃信号即可， 不需要接地， 其采用的是虚拟接地， 支持这种板内差分阻抗测试的 阻抗机型有泰克、安捷伦和爱思达。其它类型阻抗必须接地。

4.3 虚拟地的原理 由于差分走线和差分信号是平衡的 , 差分信号的中心电压点和地平面是等电 势的, 因此在使用差分阶跃信号进行差分 TDR测试时 , 只要保证探针 A和探针 B 共地, 即无需与 DUT之间接地。

图 6 虚拟地原理

需要注意的是 : 探针 A和探针 B必须要共地，如下图是可调探头的共地图。

图 7 泰克、安捷伦、爱思达可调共地探头

由图 7 可知，探针 A和探针 B需要完好共地，如果共地不良或共地连接线断 掉都不能进行测试，测试前必须认真检查共地是否良好。

4.3 板内阻抗测试注意事项

4.3.1 所选用的特性阻抗测试仪必须支持板内阻抗测试功能。

4.3.2 需配备可调探头， 可调间距一般要求在 0.5～3mm 之间，可满足不同测 试点的需求。

4.3.3 差分测试前必须检测信号针是否良好共地。

4.3.4 间距过小的测试过程中探针与测试点必须稳定接触。

5. 总结 通过以上论述和测试对比，结论概括如下：

（1）Coupon与板内阻抗测试值存在偏差，这种偏差主要由阻抗线的走线环 境、位置、工艺有关。

（2）随着阻抗控制精度要求的提高，越来越多的客户要求进行板内阻抗测 试，这是阻抗测试发展的需求。

（3）板内差分阻抗测试采用虚拟地原理，有效避免了测试中寻找接地点， 2 个信号针就可以完成差分阻抗测试。