高频PCB布线应知道的常识 (4)

1、电路板 DEBUG 应从那几个方面着手？

就数字电路而言，首要先依序断定三件作业： 1. 承认一切电源值的巨细均到达规划所需。有些多重电源的体系可能会要求某些电源之间起来的顺序与快慢有某种标准。 2. 承认一切时钟信号频率都作业正常且信号边缘上没有非单调(non-monotonic)的问题。3. 承认 reset 信号是否到达标准要求。 这些都正常的话，芯片应该要宣布第一个周期(cycle)的信号。接下来依照体系运作原理与 bus protocol 来 debug。

2、在电路板尺寸固定的状况下，假如规划中需求包容更多的功用，就往往需求进步 PCB 的走线密度，可是这样有可能导致走线的彼此搅扰增强，一起走线过细也使阻抗无法下降，请专家介绍在高速（>100MHz）高密度 PCB 规划中的技巧?

在规划高速高密度 PCB 时，串扰(crosstalk interference)确实是要特别留意的，由于它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下供给几个留意的当地：

操控走线特性阻抗的接连与匹配。

走线间隔的巨细。一般常看到的间隔为两倍线宽。能够透过仿真来知道走线间隔对时序及信号完整性的影响，找出可容忍的最小间隔。不同芯片信号的成果可能不同。

挑选恰当的端接办法。

防止上下相邻两层的走线方向相同，甚至有走线正好上下堆叠在一起，由于这种串扰比同层相邻走线的景象还大。

运用盲埋孔(blind/buried via)来添加走线面积。可是 PCB 板的制作本钱会添加。在实践执行时确实很难到达彻底平行与等长，不过仍是要尽量做到。

除此以外，能够预留差分端接和共模端接，以平缓对时序与信号完整性的影响。

3、模仿电源处的滤波经常是用 LC 电路。可是为什么有时 LC 比 RC 滤波作用差？

LC 与 RC 滤波作用的比较有必要考虑所要滤掉的频带与电感值的挑选是否恰当。由于电感的感抗(reactance)巨细与电感值和频率有关。假如电源的噪声频率较低，而电感值又不够大，这时滤波作用可能不如 RC。可是，运用 RC 滤波要支付的价值是电阻自身会耗能，效率较差，且要留意所选电阻能接受的功率。

4、滤波时选用电感，电容值的办法是什么？

电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反响才干。如 果 LC 的输出端会有时机需求瞬间输出大电流，则电感值太大会阻止此大电流流经此电感的速度，添加纹波噪声(ripple noise)。电容值则和所能容忍的纹波噪声标准值的巨细有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL 也会有影响。别的，假如这 LC 是放在开关式电源(switching regulation power)的输出端时，还要留意此 LC 所发作的极点零点(pole/zero)对负反馈操控(negative feedback control)回路安稳度的影响。

5、怎么尽可能的到达 EMC 要求，又不致形成太大的本钱压力？

PCB 板上会因 EMC 而添加的本钱一般是因添加地层数目以增强屏蔽效应及添加了 ferrite bead、choke等按捺高频谐波器材的原因。除此之外，一般仍是需调配其它组织上的屏蔽结构才干使整个体系经过 EMC的要求。以下仅就 PCB 板的规划技巧供给几个下降电路发作的电磁辐射效应。

尽可能选用信号斜率(slew rate)较慢的器材，以下降信号所发作的高频成分。留意高频器材摆放的方位，不要太接近对外的连接器。

留意高速信号的阻抗匹配，走线层及其回流电流途径(return current path)， 以削减高频的反射与辐射。

在各器材的电源管脚放置满足与恰当的去耦合电容以平缓电源层和地层上的噪声。特别留意电容的频率响应与温度的特性是否契合规划所需。

对外的连接器邻近的地可与地层做恰当切割，并将连接器的地就近接到 chassis ground。

可恰当运用 ground guard/shunt traces 在一些特别高速的信号旁。但要留意 guard/shunt traces 对走线特性阻抗的影响。电源层比地层内缩 20H，H 为电源层与地层之间的间隔。

6、当一块 PCB 板中有多个数/模功用块时，惯例做法是要将数/模地分隔，原因安在？

将数/模地分隔的原因是由于数字电路在凹凸电位切换时会在电源和地发作噪声，噪声的巨细跟信号的速度及电流巨细有关。假如地平面上不切割且由数字区域电路所发作的噪声较大而模仿区域的电路又十分接近，则即便数模信号不穿插，模仿的信号仍然会被地噪声搅扰。也就是说数模地不切割的办法只能在模仿电路区域距发作大噪声的数字电路区域较远时运用。

7、另一种作法是在保证数/模分隔布局，且数/模信号走线彼此不穿插的状况下，整个 PCB板地不做切割，数/模地都连到这个地平面上。道理安在？

数模信号走线不能穿插的要求是由于速度稍快的数字信号其回来电流途径(return current path)会尽量沿着走线的下方邻近的地流回数字信号的源头，若数模信号走线穿插，则回来电流所发作的噪声便会出现在模仿电路区域内。

8、在高速 PCB 规划原理图规划时，怎么考虑阻抗匹配问题？

在规划高速 PCB 电路时，阻抗匹配是规划的要素之一。而阻抗值跟走线办法有肯定的联系，例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参阅层(电源层或地层)的间隔，走线宽度，PCB原料等均会影响走线的特性阻抗值。也就是说要在布线后才干断定阻抗值。一般仿真软件会因线路模型或所运用的数学算法的**而无法考虑到一些阻抗不接连的布线状况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来平缓走线阻抗不接连的效应。真实底子处理问题的办法仍是布线时尽量留意防止阻抗不接连的发作。

9、哪里能供给比较精确的 IBIS 模型库？

IBIS 模型的精确性直接影响到仿真的成果。基本上 IBIS 可看成是实践芯片 I/O buffer 等效电路的电气特性数据，一般可由 SPICE 模型变换而得 (亦可选用丈量， 但**较多)，而 SPICE 的数据与芯片制作有肯定的联系，所以相同一个器材不同芯片厂商供给，其 SPICE 的数据是不同的，进而变换后的 IBIS 模型内之数据也会随之而异。也就是说，假如用了 A 厂商的器材，只要他们有才干供给他们器材精确模型数据，由于没有其它人会比他们更清楚他们的器材是由何种工艺做出来的。假如厂商所供给的 IBIS 不精确，只能不断要求该厂商改善才是底子处理之道。

10、在高速 PCB 规划时，规划者应该从那些方面去考虑 EMC、EMI 的规矩呢？

一般 EMI/EMC 规划时需求一起考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只留意高频而忽略低频的部分.一个好的EMI/EMC 规划有必要一开始布局时就要考虑到器材的方位, PCB 叠层的组织, 重要联机的走法, 器材的挑选等, 假如这些没有事前有较佳的组织, 过后处理则会得不偿失, 添加本钱.

例如时钟发作器的方位尽量不要接近对外的连接器, 高速信号尽量走内层并留意特性阻抗匹配与参阅层的接连以削减反射, 器材所推的信号之斜率(slew rate)尽量小以减低高频成分, 挑选去耦合(decoupling/bypass)电容时留意其频率响应是否契合需求以下降电源层噪声.

别的, 留意高频信号电流之回流途径使其回路面积尽量小(也就是回路阻抗loop impedance 尽量小)以削减辐射. 还能够用切割地层的办法以操控高频噪声的规模. 最终, 恰当的挑选PCB 与外壳的接地址(chassis ground)。