HDI电路板射频电路设计法则

射频（RF)电路板设计虽然在理论上还有很多不确定性，但 RF电路板设计还是有许多可以遵循的法则。

不过，在实际设计时，真正实用的技巧是当这些法则因各种限制而 无法实施时，如何对它们进行折衷处理，本文将集中探讨与 RF电路板分区设计有关的各种问题。

1、 微过孔的种类 电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连 接，这就需要用到微过孔 （microvia)。

通常微过孔直径为 0.05mm〜0.20mm ，这些过孔 一般分为三类，即盲孔 （blind via)、埋孔（bury via)和通孔（through via) 。

盲孔位于印刷 线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔 的深度通常不超过一定的比率 （孔径）。

埋孔是指位于印刷线路板内层的连接孔， 它不会延 伸到线路板的表面。

上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成， 在过孔形成过程中可能还会重叠做好几个内层。

第三种称为通孔，这种孔穿过整个线路 板，可用于实现内部互连或作为组件的黏着定位孔。

2、 采用分区技巧 在设计RF电路板时，应尽可能把高功率 RF放大器（HPA)和低噪音放大器 （LNA)隔 离开来，简单的说，就是让高功率 RF发射电路远离低噪音接收电路。

如果 PCB板上有 很多空间，那么可以很容易地做到这一点。

但通常零组件很多时， PCB制造空间就会变 的很小，因此这是很难达到的。

可以把它们放在 PCB板的两面，或者让它们交替工作， 而不是同时工作。

 高功率电路有时还可包括 RF缓冲器（buffer)和压控振荡器 （VCO)。

设计分区可以分成实体分区 （physical partitioning) 和电气分区 （Electrical partitioning) 。

实体分区主要涉及零组件布局、方位和屏蔽等问题 ；电气分区可以继续分 成电源分配、RF走线、敏感电路和信号、接地等分区。

3、实体分区 零组件布局是实现一个优异 RF设计的关键，最有效的技术是首先固定位于 RF路 径上的零组件，并调整其方位，使 RF路径的长度减到最小。

并使 RF输入远离RF输出， 并尽可能远离高功率电路和低噪音电路。

最有效的电路板堆桟方法是将主接地安排在表层下的第二层，并尽可能将 RF线走 在表层上。

将RF路径上的过孔尺寸减到最小不仅可以减少路径电感， 而且还可以减少主 接地上的虚焊点，并可减少 RF能量泄漏到层叠板内其它区域的机会。

在实体空间上，像多级放大器这样的线性电路通常足以将多个 RF区之间相互隔离 开来，但是双工器、混频器和中频放大器总是有多个 RF/IF信号相互干扰，因此必须小 心地将这一影响减到最小。

RF与丨F走线应尽可能走十字交叉，并尽可能在它们之间隔 一块接地面积。

正确的 RF路径对整块 PCB板的性能而言非常重要，这也就是为什么零 组件布局通常在移动电话 PCB板设计中占大部份时间的原因。

在移动电话 PCB板上，通常可以将低噪音放大器电路放在 PCB打样板的某一面， 而高功率放大器放在另一面， 并最终藉由双工器在同一面上将它们连接到 RF天线的一端 和基频处理器的另一端。

这需要一些技巧来确保 RF能量不会藉由过孔， 从板的一面传递 到另一面，常用的技术是在两面都使用盲孔。可以藉由将盲孔安排在 PCB板两面都不受 RF干扰的区域，来将过孔的不利影响减到最小。

4、 金属屏蔽罩 有时，不太可能在多个电路区块之间保留足够的区隔，在这种情况下就必须考虑采 用金属屏蔽罩将射频能量屏蔽在 RF区域内，但金属屏蔽罩也有副作用，例如：制造成本 和装配成本都很高。

外形不规则的金属屏蔽罩在制造时很难保证高精密度，长方形或正方形金属屏蔽罩 又使零组件布局受到一些限制 ；

金属屏蔽罩不利于零组件更换和故障移位 ；由于金属屏蔽 罩必须焊在接地面上， 而且必须与零组件保持一个适当的距离， 因此需要占用宝贵的 PCB 板空间。

尽可能保证金属屏蔽罩的完整非常重要，所以进入金属屏蔽罩的数字信号线应该尽 可能走内层，而且最好将信号线路层的下一层设为接地层。

RF信号线可以从金属屏蔽罩 底部的小缺口和接地缺口处的布线层走线出去，不过缺口处周围要尽可能被广大的接地 面积包围，不同信号层上的接地可藉由多个过孔连在起。

尽管有以上的缺点，但是金属 屏蔽罩仍然非常有效，而且常常是隔离关键电路的唯一解决方案。

5、 电源去耦电路 恰当而有效的芯片电源去耦 （decouple) 电路也非常重要。

许多整合了线性线路的 RF芯片对电源的噪音非常敏感， 通常每个芯片都需要采用高达四个电容和一个隔离电感 来滤除全部的电源噪音。

最小电容值通常取决于电容本身的谐振频率和接脚电感， C4的值就是据此选择的。

C3和C2的值由于其自身接脚电感的关系而相对比较大，从而 RF去耦效果要差一些， 不过它们较适合于滤除较低频率的噪音信号。

RF去耦则是由电感 L1完成的，它使 RF 信号无法从电源线耦合到芯片中。

因为所有的走线都是一条潜在的既可接收也可发射 RF 信号的天线，所以，将射频信号与关键线路、零组件隔离是必须的。

这些去耦组件的实体位置通常也很关键。

这几个重要组件的布局原则是：

C4要尽 可能靠近IC接脚并接地，C3必须最靠近 C4，C2必须最靠近 C3，而且IC接脚与C4的 连接走线要尽可能短，这几个组件的接地端 （尤其是C4)通常应当藉由板面下第一个接地 层与芯片的接地脚相连。

将组件与接地层相连的过孔应该尽可能靠近 PCB板上的组件焊 盘，最好是使用打在焊盘上的盲孔将连接线电感减到最小，电感 L1应该靠近C1。

一个集成电路或放大器常常具有一个集电极开路输出 open collector) ，因此需要 一个上拉电感 （pullup inductor) 来提供一个高阻抗 RF负载和一个低阻抗直流电源， 同样 的原则也适用于对这一电感的电源端进行去耦。

有些芯片需要多个电源才能工作，因此 可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯片周围没有足够的 空间，那么去耦效果可能不佳。

尤其需要特别注意的是：电感极少平行靠在一起，因为 这将形成一个空芯变压器，并相互感应产生干扰信号，因此它们之间的距离至少要相当 于其中之一的高度，或者成直角排列以使其互感减到最小。

深圳集源电路技术有限公司 专业生产单、双面多层精密线路板打样及中小批量产 品，可批量生产热电分离铜基板及复合铜基板，产品广泛应用于各类消费电子、医疗及 汽车行业，专注服务电子行业十余年。